Cet article propose une méthode innovante de détection de défauts des semi-conducteurs de puissance appliquée à une nouvelle topologie tolérante aux fautes de système éolien intégrant une Machine Asynchrone à Double Alimentation (MADA). Les objectifs de la méthode présentée sont de minimiser le temps entre l’apparition du défaut et son diagnostic et de la rendre insensible aux commutations des semi-conducteurs de puissance. Afin de détecter un interrupteur défaillant en moins de 10 μs, la méthode a été implantée sur une cible FPGA (Field programmable Gate Array). Un flot de conception permettant l’implantation sur FPGA est expliqué. Les résultats ainsi obtenus par prototypage rapide dit « FPGA in the loop » valident les performances de notre système éolien tolérant aux fautes.