Conception et étude d'une architecture parallèle à réseau linéaire de processeurs et mémoires CAM pour le traitement d'image - Archive ouverte HAL Access content directly
Theses Year : 1997

Conception et étude d'une architecture parallèle à réseau linéaire de processeurs et mémoires CAM pour le traitement d'image

(1)
1
Eril Mozef
  • Function : Author
  • PersonId : 787322
  • IdRef : 160460832

Abstract

The works on characterization of objects in an image incited the design of a dedicated architecture for connected-component labeling. Due to both local and global properties, this operation is extremely time costly when a sequential approach is applied. In the case of a parallel approach, it has been demonstrated that the labeling complexity is inversely proportional to the number of processors. In order to reduce the complexity, many of the existing solutions require a large number of processors. However, the "Processor-Time" product has to be considered to obtain an optimal architecture particularly if VLSI implementation is envisaged. The primary objective of this work was to design a parallel dedicated architecture for labeling with both weak product and good tradeoff of "Processor-Time". For this, a Maresca algorithm, implemented in a 2-D array of processors, Polymorphic-Torus was adapted. The structure obtained has a 1-D array of processors with CAM memories. [...]
Les travaux sur l'extraction des caractéristiques d'objets d'une image nous ont amenés à la conception d'une architecture dédiée à l'étiquetage. Ce dernier, par ses propriétés à la fois locales et globales, représente une opération particulièrement coûteuse en temps d?exécution pour une approche séquentielle. Dans le cadre d'une approche parallèle, il a été montré que la complexité d'étiquetage est inversement proportionnelle au nombre de processeurs et que de nombreuses solutions existantes utilisent un nombre important de processeurs pour réduire cette complexité. Pour concevoir une architecture parallèle optimale, il faut tenir compte du critère produit "Processeur x Temps" notamment si l'implantation VLSI de l'architecture est envisagée. L'objectif de la première partie de ce travail a été d'aboutir à une architecture parallèle dédiée à l'étiquetage à faible produit et bon compromis "Processeur x Temps". Pour ce faire, nous avons adapté l'algorithme de Maresca implanté sur une structure 2D de processeurs, Polymorphic-Torus. Le résultat nous a conduit à une structure 1D de processeurs à mémoire CAM. [...]
Not file

Dates and versions

tel-01747348 , version 1 (29-03-2018)

Identifiers

  • HAL Id : tel-01747348 , version 1

Intranet access

Cite

Eril Mozef. Conception et étude d'une architecture parallèle à réseau linéaire de processeurs et mémoires CAM pour le traitement d'image. Autre [cond-mat.other]. Université Henri Poincaré - Nancy 1, 1997. Français. ⟨NNT : 1997NAN10116⟩. ⟨tel-01747348⟩
5 View
0 Download

Share

Gmail Facebook Twitter LinkedIn More