Intégration des fonctionnalités multimédia dans les systèmes répartis temps réel : application au système de communication industrielle
Résumé
The object of this PHD is to develop a multi-protocol communication model for multimedia applications in real time distributed systems. The idea is to cohabit different communication techniques that can be activated dynamically in regard to the QoS requirements. This communication model called VCS ( Virtual Communication Support) is based on the profile communication concept that allowed system resources allocation according to the application constraint. In this communication model, the QoS is insured with the integration of a QoS-Middleware in the transport layer. It is based on a congestion predictive algorithm. We have adopted a co-design flow for hardware/software communication systems. For this purpose, we have used different tools for the description (SDL), formal verification (SDL & MSC), simulation (VHDL, Model Sim SE-EE, NS), Synthesis (LeonardoSpectrum) and implantation (JAVA for network, FPGA, ASIC).
L'objectif de cette thèse est de développer un modèle de communication multi-protocoles pour les applications multimédias dans des systèmes répartis temps-réel. L'idée est de faire cohabiter différentes techniques de communication qui pourront être activées dynamiquement en fonction des besoins en qualité de service requis. Ce modèle protocolaire appelé VCS (Virtual Communication Support) est basé sur la notion de profil de communication. Il permet de gérer la QoS pour les applications multimédias par l'intégration d'une couche intermédiaire. Le fonctionnement de cette couche est basé sur un algorithme prédictif de congestion. Pour la validation de notre approche, nous avons adopté un flot de conception typique pour le Co-design des systèmes de communication mixtes. Nous avons utilisé différents outils pour la description (SDL), vérification formelle (SDL et MSC), simulation (VHDL, Model Sim SE-EE, NS), synthèse (LeonardoSpectrum) et implantation (JAVA sur un réseau, FPGA, ASIC).