Conception, simulation et implantation sur SOPC d'un analyseur d'impédance rapide dédié aux capteurs et transducteurs piézoélectriques - Université de Lorraine Access content directly
Theses Year : 2012

Design, simulation and implantation on SOPC of a fast impedance analyzer dedicated to the sensors and transducers piezoelectric

Conception, simulation et implantation sur SOPC d'un analyseur d'impédance rapide dédié aux capteurs et transducteurs piézoélectriques

Abstract

The piezoelectric systems are used in many applications (physical measurements, non-destructive testing). Many of them require fast measurement of the sensor electrical impedance, particularly in the micro systems domain. Therefore this work is dedicated to the design and the development of an impedance analyzer on chip, programmable in frequency and impedance, and implantable in an embedded system of FPGA (field programmable gate array) type. We propose three methods for impedance analysis: a ratiometric measurement, an adaptive parametric modeling of the sensor, and an original method using the feedback control of the excitation voltage by a programmable resistive network. The implementation of algorithms on FPGA target is performed using HIL (Hardware In the Loop) approach
Les systèmes piézoélectriques sont utilisés dans un grand nombre d'applications (mesures physiques, contrôle non destructif). Beaucoup d'entre elles nécessitent la mesure rapide de l'impédance électrique du capteur, particulièrement dans le cadre des microsystèmes. C'est pourquoi ce travail est consacré à la conception et au développement d'un analyseur d'impédance sur puce. L'analyseur est programmable en fréquence et en impédance et est implanté sur un système embarqué de type FPGA (field programmable gate array). Nous proposons trois méthodes à l'analyse leur impédance : une mesure ratiométrique, une modélisation paramétrique adaptative du capteur et une méthode originale utilisant l'asservissement de la tension d'excitation par un réseau résistif programmable. L'implantation des algorithmes sur la cible FPGA est réalisée selon une approche de type HIL (Hardware In the Loop)
Fichier principal
Vignette du fichier
DDOC_T_2012_0019_HAMED.pdf (4.15 Mo) Télécharger le fichier
Origin : Files produced by the author(s)
Loading...

Dates and versions

tel-01749165 , version 1 (29-03-2018)

Identifiers

  • HAL Id : tel-01749165 , version 1

Cite

Abdulrahman Hamed. Conception, simulation et implantation sur SOPC d'un analyseur d'impédance rapide dédié aux capteurs et transducteurs piézoélectriques. Autre. Université de Lorraine, 2012. Français. ⟨NNT : 2012LORR0019⟩. ⟨tel-01749165⟩
116 View
390 Download

Share

Gmail Facebook X LinkedIn More