Converter architecture integrating detection of electric arc faults applied to continuous photovoltaic energy sources
Architecture de convertisseur intégrant une détection de défauts d'arcs électriques appliquée au sources d'énergie continues d'origine photovoltaïques
Résumé
In this research work, the development of a multilevel inverter for PV applications is presented. The PV inverter, has two stages one DC/DC converter and one DC/AC inverter, and is capable of generating an AC multilevel output of nine levels, it's a transformerless inverter and uses a reduced number of components compared to other topologies. The conception of a novel DC/DC converter is capable of generating two isolated DC voltage levels needed to feed the DC/AC stage. This DC/DC stage is developed in two variants, buck and boost, the _rst to perform the reduction of voltage when the DC bus is too high, and second to increase the voltage when the DC bus is too low to perform interconnection with the grid through the DC/AC inverter. This is achieved thanks to the parallel functioning of the developed topology, which make use of moderated duty cycles, that reduces the stress in the passive and switching components, reducing potential losses. The validation of the PV inverter is performed in simulation and experimental scenarios. In the other hand, the response of the inverter facing an arc fault in the DC bus is studied by performing a series of tests where the fault is generated in strategic points of the DC side, this is possible thanks to the design and construction of an arc fault generator based in the specifications of the UL1699B norm. During the tests is observed that with the apparition of an arc fault, there is a lost in the half-wave symmetry of the AC multilevel output voltage waveform, generating even harmonics which aren't present during normal operation, only when an arc fault is present in the DC system. The monitoring of even harmonics set the direction for developing the detection technique. Since the magnitude of even harmonics in the inverter is very low, the total even harmonic distortion is employed as a base for the detection technique presented in this thesis. The effectiveness of this method is verified with a series of tests performed with different loads.
Détection de défaut d'arcs intégrée dans un convertisseur intelligent contrôlé par FPGA pour les panneaux photovoltaïques. La mise au point de convertisseur intelligents intégrant des dispositifs de protection est une thématique que cherche à développer l'Institut Technologique de Morelia (Mexique) avec laquelle nous collaborons sur ce projet. L'objectif plus spécifique de ce travail repose sur la détection de défauts d'arc électrique en se basant sur le contrôle intelligent des onduleurs utilisés dans la gestion de l'énergie produite par des panneaux photovoltaïques. Depuis plusieurs années, le développement croissant des panneaux solaires photovoltaïques comme source d’énergie s’est imposé et la sécurité de ces dispositifs liée à la détection de défauts d’arcs électriques est devenu un enjeu majeur. L'approche que nous proposons dans ce travail est le développement d'une stratégie novatrice pour la surveillance et la prédiction de défaillance du réseau électrique constitué de panneaux solaires en présence de défauts d’arcs. Actuellement, la majorité des systèmes de détection comprennent des modules détecteurs disposés dans le circuit électrique à protéger dont la robustesse est loin d'être optimale. L'approche que nous proposons consiste à développer un dispositif de surveillance et de détection de défaut directement intégré dans l'onduleur intelligent. Le contrôle optimal de l'onduleur intelligent assurera une détection fiable de défaut d'arc sans déclenchement intempestif. Le dispositif comprendra également un système de coupure. La méthode de détection que nous privilégions sera basée sur l'analyse du courant et de la tension de ligne. Les algorithmes seront basés sur une analyse temps/fréquence des signatures courant et de tension suivie par une logique pertinente de décision de telle manière à minimiser le taux de fausses détections.Le noyau du convertisseur intelligent est constitué par un FPGA. Le parallélisme des traitements de données assurera le respect des contraintes temps réel. Dans le cadre du projet de thèse, la mise en œuvre, le test des algorithmes de détection et l’implémentation optimale afin de respecter les contraintes temps réel dans le FPGA sera mené dans le cadre d’une cotutelle de thèse entre l’institut technologique de Morelia et l’Université de Lorraine.
| Origine | Fichiers produits par l'(les) auteur(s) |
|---|